
A2
B1


2p (1) Să se completeze descrierea unui împărțitor SRT radix 2, astfel încât să se trateze cazurile speciale de împărțire la zero (când atât câtul cât și restul sunt "1...1") și împărțirea la zero. Se cer:

(1p) a) Schema bloc hardware + semnale de control.

(4p) b) Ordinograma ce descrie funcționarea unității de control.



b)


Start/ stop
Beriš
Beriš
C0
A:=0, CNT1:=0, CNT2:=0,
Q:=INBUS, Q':=0;
C1
M:=INBUS;
M0
1
C14
A:="1...1",
Q:="1...1";
C15
0
Q0
1
A:=0,
Q:=0;
0
C2
M[7]
0
A[8:0], Q, M[7:1]:=
A[7:0], Q, M[2:0],
M[0]:='0', CNT2:=CNT2+1;
1
A[8,7,6]
001
010
011
C3, C4
A, Q[7:1]:=A[7:0], Q[7:0],
Q'[7:1]:=Q'[6:0],
Q'[0]:='0', Q[0]:='1';
100
101
110
C3, C5
A, Q[7:1]:=A[7:0], Q[7:0],
Q'[7:1]:=Q'[6:0],
Q'[0]:='1', Q[0]:='0';
000
111
C3
A, Q[7:1]:=A[7:0], Q[7:0],
Q'[7:1]:=Q'[6:0],
Q'[0]:='0', Q[0]:='0';
C6 C7
A:=A-M
C6
A:=A+M;
C8
CNT1=7
0
CNT1:=CNT1+1;
1
C6, C9
A[8]
1
A:=A+M,
Q':=Q+1;
C10
CNT2=0
0
A[7:0]:=A[8:1],
A[8]:='0', CNT2:=CNT2+1;
C6, C7, C11
Q:=Q-Q;
C12
OUTBUS:=Q;
C13
OUTBUS:=A;
Stop
End

A1
B2


Rp (1) Să se completeze descrierea unui înmulțitor Booth radix 4, astfel încât să trateze cazul special al înmulțirii cu 1 (unul dintre operanzi este egal cu 1). Se cer:

(1p) a) Schema bloc hardware + semnalele de control


(1p) b) Ordinograma ce descrie funcționarea unității de control.

---

a)



b)


Start/ Stop
Begin
Begin
C0
A:=0, COUNT:=0, Q[-1]:=0, M:=INBUS;
C1
Q:=INBUS;
M1
Q1
Q[-1,0,1]
001 010
C2
A:=A+M;
101 110
C2C3
A:=A-M;
011
C2C4
A:=A+2M;
100
C2C3C4
A:=A-2M;
000 111
C5
A[6:0], Q[7:-1]:=A[8:0], Q[7:1], A[7]:=A[7], A[8]:=A[7];
COUNT<3
C6
COUNT:=COUNT+1;
C7
OUTBUS:=A[7:0];
C8
OUTBUS:=Q[7:0];
Start/ Stop
8 times
M[7]^8 = M[7]...M[7]
OUTBUS:=M[7]^8
C9
OUTBUS:=M[7]^8;
C9'
OUTBUS:=M[7]^8;
C10
OUTBUS:=M;

2 (2) Se dă o mașină de calcul A, pe care execută un program ce conține instrucțiuni în cod mașină.

A1, A2, B1, B2

1000 (A1)
2000 (A2)
3000 (B1)
4000 (B2)

Aceste instrucțiuni sunt de 4 tipuri, conform tabelului de mai jos, unde sunt precizate frecvența, respectiv media de cicluri de clock per fiecare tip de instrucțiune

	A1		A2		B1		B2	
Type	CPI	Freq.	CPI	Freq.	CPI	Freq.	CPI	Freq.
Arith	4	40%	5	30%	4	50%	4	40%
CMP	2	30%	3	30%	3	20%	3	40%
Branch	2	20%	2	20%	3	20%	2	10%
Other	3	10%	2	20%	2	10%	2	10%

La mașina A, frecvența de clock este 2 GHz.

Înlocuim procesorul cu o versiune ce implementează un set diferit de instrucțiuni, fapt ce determină o degradare a frecvenței de clock cu 15% la noua mașină de calcul (B). Pe de altă parte, programul pe care îl rulăm, determină la mașina B o reducere cu 10% a instrucțiunilor aritmetice și branch, dar și a instrucțiunilor CMP cu 5%.

Mașina B reduce CPI per tip de instrucțiune cu 1 c.c la "Other" și îl crește cu 1 cc. la instrucțiunile CMP. (La celelalte tipuri de instrucțiuni (Arith și Branch), CPI rămâne neschimbat. Să se compare caracteristicile mașinilor A și B după

1p a) CPU time

1p b) MIPS

A1, A2, B1, B2

② A1 Clock cycle time = $\frac{1}{2 \cdot 10^9 \text{ Hz}} = 0.5 \text{ ns}$

a) $\text{CPU time}_A = 1000 \times (4 \times 0.4 + 2 \times 0.3 + 2 \times 0.2 + 3 \times 0.1) \times 0.5 \text{ ns} =$

$= 1450 \text{ ns} = \boxed{1.45 \mu s}$ (2.9) — A better

$IC_{Arith_A} = 1000 \times 0.4 = 400$ —(−10%)→ $IC_{Arith_B} = 400 - 40 = 360$

$IC_{CMP_A} = 300$ —(−5%)→ $IC_{CMP_B} = 300 - 15 = 285$

$IC_{Branch_A} = 200$ —(−10%)→ $IC_{Branch_B} = 200 - 20 = 180$

$IC_{Others_A} = 100$ $\quad IC_{Others_B} = 100$

$CPI_{Arith_B} = 4$

$CPI_{CMP_B} = 3$

$CPI_{Branch_B} = 2$

$CPI_{Others_B} = 2$

$\text{CPU time}_B = (\underbrace{360 \times 4}_{1440} + \underbrace{285 \times 3}_{855} + \underbrace{180 \times 2}_{360} + \underbrace{100 \times 2}_{200}) \text{ Clock cycle time}_B$

Clock rate$_B$ = (2 + 0.15 × 2) GHz

= 1.7 GHz

$\Rightarrow \text{Clock cycle time}_B = \frac{1}{1.7 \text{ GHz}} = \frac{1}{1.7 \times 10^9 \text{ Hz}} = \frac{1}{1.7} \text{ ns} =$

$= 0.588 \text{ ns}$

$\text{CPU time}_B = 2855 \times 0.588 \text{ ns} = 1678.74 \text{ ns} = \boxed{1.679 \mu s}$

b) $MIPS_A = \frac{IC \times CPI \times CCT}{IC \times CPI \times CCT \cdot 10^6} = \frac{\text{Clock frequency}}{CPI_A \cdot 10^6} =$ (A better)

$= \frac{2 \cdot 10^9 \text{ Hz}}{2.9 \cdot 10^6} = 0.689655 \times 10^3 = \boxed{689.65}$

$IC_B = 360 + 285 + 180 + 100 = 925$

$CPI_B = \frac{2855}{925} = 3.0865$

$MIPS_B = \frac{1.7 \cdot 10^9 \text{ Hz}}{3.0865 \cdot 10^6} =$

$= \boxed{550.785}$

A2 ②

3.2

a) $CPU\ time_A = 2000 \times (5 \times 0.3 + 3 \times 0.3 + 2 \times 0.4) \times 0.5\ \mu s =$

$= 3200\ \mu s = \boxed{3.2\ \mu s}$ ← A is better

$CPU\ time_B \rightarrow$

$IC_{Arith_A} = 600 \xrightarrow{-10\%} 540 = IC_{Arith_B}$

$IC_{CMP_A} = 600 \xrightarrow{-5\%} 570 = IC_{CMP_B}$

$IC_{Branch_A} = 400 \xrightarrow{-10\%} 360 = IC_{Branch_B}$

$IC_{other} = 400 \longrightarrow 400 = IC_{other_B}$

$CPI_{Arith_B} = 5$

$CPI_{CMP_B} = 4$

$CPI_{Branch_B} = 2$

$other_B = 1$

$CPU\ time_B = (\overbrace{540 \times 5}^{2700} + \overbrace{570 \times 4}^{2280} + \overbrace{360 \times 2}^{720} + 400) \times 0.5\ \mu s =$

$= 6100 \times 0.588\ \mu s = 3586.8\ \mu s = \boxed{3.5868\ \mu s}$

b) $CPI_B = \dfrac{6100\ clock\ cycles}{540 + 570 + 360 + 400\ instructions} = \dfrac{6100}{1870} =$

$= 3.262$

$MIPS_A = \dfrac{2 \cdot 10^9\ Hz}{3.2 \cdot 10^6} = 625$

$MIPS_B = \dfrac{1.7 \cdot 10^9\ Hz}{3.262 \cdot 10^6} = 521.153$

> A is better

(2) B1

a) $CPU\,time_A = 3000 \times (4\times0.5 + 3\times0.2 + 3\times0.2 + 2\times0.1) \times 0.5\,us =$ ($2 + 1.2 + 0.2 = 3.4 = CPI_A$)

$= 5100\,us = \boxed{5.1\,\mu s}$ — A is better

IC_{Arith_A}	1500	$\xrightarrow{-10\%}$	1350 = IC_{Arith_B}	$CPI_{Arith_B} = 4$
IC_{CMP_A}	600	$\xrightarrow{-5\%}$	570 = IC_{CMP_B}	$CPI_{CMP_B} = 4$
IC_{Branch_A}	600	$\xrightarrow{-10\%}$	540 = IC_{Branch_B}	$CPI_{Branch_B} = 3$
IC_{others_A}	300	$\longrightarrow$	300 = IC_{others_B}	$CPI_{others_B} = 1$

9600 = 5400 + 2280 + 1620

$CPU\,time_B = (1350\times4 + 570\times4 + 540\times3 + 300) \times 0.588\,us =$

$= 9600 \times 0.588 = 5644.8 = \boxed{5.6448\,\mu s}$

b) $MIPS_A = \dfrac{2\cdot10^9\ Hz}{3.4\cdot10^6} = \boxed{588.235}$ — A is better

$IC_B = 1350 + 570 + 540 + 300 = 2760$

$CPI_B = \dfrac{9600\ c.c.}{2760\ instr.} = 3.478$

$MIPS_B = \dfrac{1.7\times10^9}{3.478\times10^6} = \boxed{488.787}$

② B2

a) $CPU\ time_A = 4000 \times (\overbrace{4\times0.4 + 3\times0.4}^{2.8} + \overbrace{2\times0.1 + 2\times0.1}^{0.4}) \times 0.5\,ns =$ ($3.2 = CPI_A$)

$= 6400\,ns = \boxed{6.4\,\mu s}$ ← A is better

$IC_{Arith_A} = 1600$	-10% →	$1440 = IC_{Arith_B}$	$CPI_{Arith_B} = 4$
$IC_{CMP_A} = 1600$	-5% →	$1520 = IC_{CMP_B}$	$CPI_{CMP_B} = 4$
$IC_{Branch_A} = 400$	-10% →	$360 = IC_{Branch_B}$	$CPI_{Branch_B} = 2$
$IC_{other_A} = 400$	→	$400 = other_B$	$CPI_{other_B} = 1$

12960 clock cycles

$CPU\ time_B = (\overbrace{1440\times4}^{5760} + \overbrace{1520\times4}^{6080} + \overbrace{360\times2}^{720} + 400) \times 0.588\,ns =$

$= 7620.48\,ns = \boxed{7.62\,\mu s}$

$IC_B = 1440 + 1520 + 360 + 400 = 3720$ instr.

b)

$$CPI_B = \frac{12960 \text{ clock cycles}}{IC_B} = \frac{12960}{3720} = 3.4839$$

$$MIPS_A = \frac{2 \cdot 10^9 Hz}{3.2 \cdot 10^6} = \boxed{625}$$ ← A is better

$$MIPS_B = \frac{1.7 \cdot 10^9 Hz}{3.4839 \cdot 10^6} = \boxed{487.959}$$

A1, A2, B1, B2

(3) Un sistem de calcul are un procesor ce trimite referințe
2p către memoria cache la o frecvență de 10^8 word/secund, unde 10% sunt scrieri și 90% citiri.

Cache-ul are un miss rate de 10% și un block de 8 cuvinte.
BUS-ul are un bandwidth de 10^9 ~~citiri~~ accese/secundă și o lățime (bus bandwidth) de 1 cuvânt.
La orice moment, 20% din blocuri sunt dirty.
Să se calculeze procentajul din bus bandwidth folosit din cauza imperfecțiunii cache-ului în următoarele cazuri.

1p a) Cache-ul este WB + Write Allocate

A1 1p b) Cache-ul este WT + Write No Allocate

The rest as in A1 + nu contează procentajul de blocuri dirty

B2 a) Cache-ul este WT + Write Allocate
1p
b) Cache-ul este WT + Write No Allocate
1p

A2 Miss rate = 8% și un block de 16 cuvinte
20% Scrieri 80% Citiri ; Bus ~~bandwidth~~ middle = 4 words
10% Blocuri dirty
1p a) Cache-ul este WB + Write Allocate
1p b) Cache-ul este WT + Write No Allocate

The rest as in A2 + nu contează procentajul de blocuri dirty

B1 a) Cache-ul este WT + Write Allocate
1p
b) Cache-ul este WT + Write No Allocate
1p

---

③ A1

a) Accesses via the Bus $_{WB+WA}$ =

$= 10^8$ words/sec $\times 0.1 \times (0.1 \times$ Write Miss Penalty $+ 0.9 \times$ Read Miss Penalty)

Write Miss Penalty = $\underbrace{0.2 \times 8 \text{ Bus Writes}}_{\text{~~Allocate~~ Update}} + \underbrace{8 \text{ Bus } \overset{\text{Reads}}{\text{~~Writes~~}}}_{\text{Allocate}} =$

$= 1.2 \times 8$ Bus Accesses $= 9.6$ Bus Accesses

Read Miss Penalty = $\underbrace{0.2 \times 8 \text{ Bus Writes}}_{\text{Update}} + \underbrace{8 \text{ Bus Reads}}_{\text{Allocate}} = 1.2 \times 8 = 9.6$ Bus Accesses

$\Rightarrow$ Accesses via the Bus $_{WB+WA} = 10^7 \times 9.6$ acc/sec.

% Used Bus $_{WB+WA} = \dfrac{10^7 \times 9.6}{10^9} = \dfrac{9.6}{10^2} =$ ~~0.096~~ $\boxed{9.6\%}$

b) Accesses via the Bus $_{WT+WNA}$ =

$= 10^8$ words/sec $\times 0.1 \times (0.1 \times$ Write Miss Penalty $+ 0.9$ Read Miss Penalty)

$+ 10^8$ words/sec $\times 0.9 \times 0.1 \times$ Write Hit Penalty

No write allocation, no update!

Write Miss Penalty = 1 Bus Write = 1 Bus Acc

Read Miss Penalty = 8 Bus Reads = 8 Bus Acc.

Write Hit Penalty = 1 Bus Write = 1 Bus Acc.

Accesses via the Bus $_{WT+WNA} = 10^7 \times (0.1 \times 1 + 0.9 \times 8) + 10^7 \times 0.9 \times 1 =$

$= 10^7 (7.3 + 0.9) = 8.2 \times 10^7$

% Used Bus $_{WT+WNA} = \dfrac{8.2 \times 10^7}{10^9} = \dfrac{8.2}{100} = \boxed{8.2\%}$

(3) B2

a) $\text{BUS Accesses}_{WT+WA} = 10^8 \times 0.1 \times (0.1 \times \text{Write Miss Penalty} + 0.9 \times \text{Read Miss Penalty}) +$

$+ 10^8 \times 0.1 \times 0.9 \times \text{Write Hit Penalty}$

Write Miss Penalty = 8 BUS Reads + 1 BUS Write = 9 BUS Accesses.
(Allocati)

Read Miss Penalty = 8 BUS Reads = 8 BUS Accesses
(Allocati)

Write Hit Penalty = 1 BUS Write = 1 BUS Access

$\Rightarrow \text{BUS Accesses}_{WT+WA} = 10^7 \times (0.1 \times 9 + 0.9 \times 8) + 10^7 \times 0.9 \times 1$

$= 10^7 \times 8.1 + 10^7 \times 0.9 = 9 \times 10^7$

$\%\ \text{BUS Access}_{WT+WA} = \frac{9 \times 10^7}{10^9} = \frac{9}{100} = \boxed{9\%}$

b)

$\text{BUS Accesses}_{WT+WNA} = 10^8 \times 0.1 \times (0.1 \times 1 + 0.9 \times 8) + 10^7 \times 0.9 \times 1$

$= 8.2 \times 10^7$

$\%\ \text{BUS Access}_{WT+WNA} = \frac{8.2 \times 10^7}{10^9} = \boxed{8.2\%}$

③ A2

a) Access via the BUS$_{WB+WA}$ = 10^9 words/sec × 0.08 ×

× (0.2 × Write Miss Penalty + 0.8 × Read Miss Penalty)

Write Miss Penalty = 0.2 × $\frac{16 \text{ words/block}}{\text{words bus width}}$ Bus Write + $\frac{16}{4}$ Bus reads =

(Update) (Allocate)

= (0.1 × 4 + 4) Bus accesses = 1.1 × 4 = 4.4 Bus accesses

Read Miss Penalty = Write Miss Penalty = 4.4 BUS Accesses

BUS Accesses$_{WB+WA}$ = 10^7 × 0.8 × 4.4 = 3.52 × 10^7 BUS Accesses/sec

⇒ % BUS Used$_{WB+WA}$ = $\frac{3.52 \times 10^7}{10^9}$ = $\frac{3.52}{100}$ = 3.52%

b) Accesses via the BUS$_{WT+WNA}$ =

= 10^8 words/sec × 0.08 × (0.2 × Write Miss Penalty + 0.8 Read Miss Penalty) +

+ 10^8 words/sec × 0.92 × 0.2 × Write Hit Penalty

No write allocation, no update!

Write Miss Penalty = 1 BUS Write = 1 BUS Acc

Read Miss Penalty = 4 BUS Reads = 4 BUS Acc

Write Hit Penalty = 1 BUS Write = 1 BUS Acc

Accesses via the BUS$_{WT+WNA}$ = 10^7 × 0.8 × (0.2 × 1 + 0.8 × 4) +

+ 10^7 × 0.92 × 2 = 10^7 × 2.72 + 10^7 × 1.84 = 4.56 × 10^7

% BUS Used$_{WT+WNA}$ = $\frac{4.56 \times 10^7}{10^9}$ = 4.56%

B1 (3)

a) $\text{Bus Accesses}_{WT+WA} = 10^8 \times 0.08 \times (0.2 \times \text{Write Miss Penalty} + 0.8 \times \text{Read Miss Penalty}) + 10^8 \times 0.92 \times 0.2 \times \text{Write Hit Penalty}$

Write Miss Penalty = 4 Bus Reads (Allocate) + 1 Bus Write = 5 Bus Accesses

Read Miss Penalty = 4 Bus Reads (Allocate) = 4 Bus Accesses

Write Hit Penalty = 1 Bus Write = 1 Bus Access

$\text{Bus Accesses}_{WT+WA} = 10^8 \times 0.08 \times (0.2 \times 5 + 0.8 \times 4) + 10^8 \times 0.08 \times 0.92 \times 1 =$

$= 10^7 \times 0.8 (0.2 \times 5 + 0.8 \times 4) + 10^7 \times 0.8 \times 0.92 =$

$= 10^7 \times 3.36 + 10^7 \times 0.736 = 4.096 \times 10^7$

$\%\text{Bus Used}_{WT+WA} = \frac{4.096 \times 10^7}{10^9} = \boxed{4.096\%}$

b) $\text{Bus Accesses}_{WT+WNA} = 10^7 \times 0.8 \times (0.2 \times 1 + 0.8 \times 4) + 10^7 \times 0.92 \times 2 \times 1 = 4.56 \times 10^7$

$\%\text{Bus Used}_{WT+WNA} = \frac{4.56 \times 10^7}{10^9} = \boxed{4.56\%}$

A1, B2

(4) Considerăm un computer ce are un spațiu de memorie (3p) virtuală de 4TiB și un spațiu de memorie fizică de 256GiB, unitatea adresabilă fiind byte-ul. 1 cuvânt (word) are 64 de biți, un block are 16 cuvinte și o pagină are dimensiunea de 16KiB. TLB-ul acestui computer are 64 intrări și folosește mapare directă. Dimensiunea de date a memoriei cache este 256KiB, cache-ul implementând o politică de tip Write Back pentru scriere și Write Allocate în cazul unui write miss. Cache-ul este set-asociativ pe 4 căi, și utilizează politica de înlocuire LRU cu registru de vârstă

Să se rezolve următoarele:

(4p) a) Formatele cuvintelor de adresă virtuală, respectiv fizică
(1p) b) Dimensiunile totale ale TLB-ului și cache-ului
(1p) c) Schema bloc comună a TLB-ului și cache-ului


---

a) $4TiB = 2^2 \cdot 2^{40} B = 2^{42} B$

$256GiB = 2^8 \cdot 2^{30} = 2^{38} B$

$16KiB = 2^4 \cdot 2^{10} B = 2^{14} B$


42 − 14 = 28 ; 38 − 14 = 24 ; 38 − 16 = 22



1 cache block = 2^4 words = $2^4 \cdot 2^3 B = 2^7 B$

256KiB Data cache = $2^{18} B$ ⇒ $\frac{2^{18} B}{2^2 \text{ s.a}} = 2^{16} B$ / bank

$\frac{2^{16} B / \text{bank}}{2^7 B / \text{block}} = 2^9$ blocks / bank → Index size



b) Cache total size = $\underbrace{2^2}_{\text{s.a}} \times \underbrace{2^9}_{\text{blocks/lines}} (\underbrace{1\text{bit}}_{V} + \underbrace{1\text{bit}}_{\text{dirty}} + \underbrace{22\text{bits}}_{\text{tag}} + \underbrace{2\text{bits}}_{\text{age}} + \underbrace{2^7 B}_{\text{data}})$

$= \underbrace{2^{11} \times 2^7 B}_{\text{data}} + 2^{11} \times 26\text{ bits} \cong 256\text{KiB} + 2^{11} \times 32\text{bits}$

$\cong 256\text{KiB} + 2^2 \cdot 4B \cdot 1K$

$= 256\text{KiB} + 16\text{KiB}$

$\cong 272\text{KiB}$


TLB entries = $64 = 2^6 \Rightarrow$ index size = 6
Tag = 28 − 6 = 22 bits

TLB total size = ~~28 6 22~~ $2^6 \times$ (1 bit valid + 1 bit dirty + 1 bit acc + 22 bits tag + 24 bits physical page no.)

$= 2^6 \times (49\text{ bits}) \cong 2^6 \times 64\text{ bits} = 2^6 \times 2^3 B = 2^9 B \cong 0.5\text{KiB}$

$\frac{2^{10}\text{ bits}}{2^4} = 2^6\text{ bits} = 64\text{ bits}$

a)



A2, B1

(4) (3p) Considerăm un computer ce are un spațiu de memorie virtuală de 64TiB și un spațiu de memorie fizică de 128GiB, unitatea adresabilă fiind byte-ul. Cuvântul (word) are 64 de biți, un block are 8 cuvinte și o pagină are dimensiunea de 64KiB. TLB-ul acestui computer are 32 de intrări și folosește o mapare full asociativă.
Dimensiunea de date a memoriei cache este 512KiB, cache-ul implementând o politică de tip Write Through pentru scriere și Write Allocate în cazul unui write miss. Cache-ul este set-asociativ pe 2 căi și utilizează politica random de replasare.
Se cer următoarele


(1p) a) Formatele cuvintelor de adresă virtuală, respectiv fizică.
(1p) b) Dimensiunile totale ale TLB-ului și cache-ului.
(1p) c) Schema bloc comună a TLB-ului și cache-ului.

---

a) VA $64TiB = 2^6 \cdot 2^{40} B = 2^{46} B$
PA $128GiB = 2^7 \cdot 2^{30} B = 2^{37} B$
Page $64KiB = 2^6 \cdot 2^{10} B = 2^{16} B$


$46 - 16 = 30$ $\quad 37 - 16 = 21$

Virtual Address




1 cache block = 2^3 words
1 word = $2^3 B$

Physical address



BO - block offset
WO - word offset

For cache



$37 - 18 = 19$

1 cache block = 2^3 words = $2^3 \cdot 2^3 B = 2^6 B$/block

512 KiB data cache = $2^9 \cdot 2^{10} B = 2^{19} B \Rightarrow \frac{2^{19} B}{2^1 \text{ s.a.}} = 2^{18} B$/bank

$\frac{2^{18} B/\text{bank}}{2^6 B/\text{block}} = 2^{12}$ (→ index size) blocks/bank

b) Cache total size = $\underbrace{2}_{\text{s.a}} \times \underbrace{2^{12}}_{\text{blocks/banks}} \left(\underbrace{1\,\text{bit}}_{V} + \underbrace{19\,\text{bits}}_{\text{tag}} + \underbrace{2^6\,B}_{\text{data}}\right) =$

$= 2^{19}\,B \text{ data} + 2^{12} \times 20 \text{ bits} \cong 512\,KiB + 3 \cdot 2^{12}\,B$


$= (512 + 12)\,KiB = 524\,KiB$

TLB total size = $2^5 \times$ (1 bit valid + 1 bit dirty + 1 bit acc +

+ 30 bits tag + 21 bits phys. addr) $\cong 2^5 \times 64$ bits =

$= 2^5 \times 2^3\,B = 2^8\,B = 0.25\,KiB$

c)



2048
4096
data = $2^3 \times 2^3 \times 2^3$ bits =
$= 2^9$ bits
$= 512$